Verilog

Verilog（ヴェリログ）は、IEEE 1364として標準化されているハードウェア記述言語 である。最も重要な用途は、デジタル回路をレジスタ転送レベルで設計・検証することである。また、アナログ回路や混合信号回路の検証や、遺伝子回路の設計にも使用されている。 (出典: Verilog - Wikipedia)